#### **WIRING BOARD**

Publication number: JP2002171072

Publication date:

2002-06-14

Inventor:

Applicant:

OGAWA KOJU; HAYASHI TERUHISA

NGK SPARK PLUG CO

Classification:

- international:

H05K1/11; H01L23/522; H01L23/538; H05K1/02; H05K1/18; H05K3/46; H05K1/11; H01L23/52;

H05K1/02; H05K1/18; H05K3/46; (IPC1-7): H05K3/46;

H01L23/522; H05K1/02; H05K1/11; H05K1/18

- European:


Application number: JP20010284957 20010919

Priority number(s): JP20010284957 20010919; JP20000283282 20000919

## Report a data error here

#### Abstract of JP2002171072

PROBLEM TO BE SOLVED: To provide a wiring board, whose internal signal circuit is prevented from malfunctioning by an electronic component built in a core substrate. SOLUTION: The wiring board 1 is equipped with the core substrate 2, which has a top surface 3 and a reverse surface 4, a throughhole 5 which penetrates the core substrate 2 between the top surface 3 and reverse surface 4, the electronic component 10 of which is put in the through-hole 5 via buried resin 13, and a through-hole conductor 8a which is adjacent to the electronic component 10 and penetrates the core substrate 2 along the circumference of the through-hole 5, and the through-hole conductor 8a is connected to a power supply circuit or a grounding circuit.



Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開2002-171072

(P2002-171072A)

(43)公開日 平成14年6月14日(2002.6.14)


(51) Int. Cl. <sup>7</sup>	識別記号		FΙ						テーマコート゛	(参考)
H05K 3/46			H05K	3/46			Q	5E317 5E336		
					•		N			
H01L 23/522				1/02			N	5E33	8	
H05K 1/02				1/11			Н	5E34	6	
1/11				1/18			P			
_,	<b>審</b> 3	查請求	未請求	請求	項の数2	OL	(全1	1頁)	最終頁	に続く
(21)出願番号	特願2001-284957(P2001-284	1957)	(71)出	——  願人	0000045	547				_
	111111111111111111111111111111111111111				日本特別	殊陶業株	式会社			
(22)出願日	平成13年9月19日(2001.9.19)				愛知県	名古屋市	瑞穂区	高辻町	「14番18号	<u>=</u> 7
			(72)発	明者	小川	幸樹				
(31)優先権主張番号	特願2000-283282 (P2000-2832	282)			愛知県	名古屋市	瑞穂区	高辻町	「14番18 <del>5</del>	子 日
(32)優先日	平成12年9月19日(2000.9.19)				本特殊	陶業株式	会社内			
(33)優先権主張国	日本(JP)		(72)発	明者	林 照					
					愛知県	名古屋市	ī瑞穂区	高辻町	「14番18 <del>-</del>	子 日
			•		本特殊	陶業株式	会社内			
			(74)代	理人	100098					
					弁理士	鈴木	学			
									最終頁	に続く

### (54) 【発明の名称】配線基板

### (57)【要約】

【課題】コア基板に内蔵した電子部品によって内部の信 号用回路が誤動作しないようにした配線基板を提供す る。

【解決手段】表面3および裏面4を有するコア基板2と、このコア基板2の表面3と裏面4との間を貫通する貫通孔5と、この貫通孔5に埋込樹脂13を介して内蔵される電子部品10と、この電子部品10に隣接し且つ貫通孔5の周囲に沿って上記コア基板2を貫通するスルーホール導体8aと、を備えると共に、かかるスルーホール導体8aは電源用回路またはグランド用回路に接続されている、配線基板1。



#### 【特許請求の範囲】

【請求項1】表面および裏面を有するコア基板と、 上記コア基板の表面と裏面との間を貫通する貫通孔、あ るいは、コア基板の表面または裏面に開口する凹部と、 上記貫通孔または凹部に内蔵される電子部品と、 上記貫通孔または凹部内における電子部品に隣接し且つ 上記コア基板を貫通するスルーホール導体と、を備え、 上記スルーホール導体は電源用回路またはグランド用回 路に接続されている、ことを特徴とする配線基板。

1

【請求項2】前記貫通孔または凹部から見て、電源用回 路またはグランド用回路に接続されている前記スルーホ ール導体の外側に位置して前記コア基板を貫通するスル ーホール導体は、信号用回路に接続されている、ことを 特徴とする請求項1に記載の配線基板。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、コア基板に電子部 品を内蔵し且つコア基板の表面および裏面に形成した配 線層同士を導通するスルーホール導体を有する配線基板 に関する。

#### [0002]

【従来の技術】近年における配線基板の小型化および配 線基板内における配線の高密度化に対応するため、配線 基板の第1主面上にICチップなどの電子部品を搭載す るだけでなく、コア基板の内部に電子部品を内蔵する配 線基板が提案されている。例えば、図8(A)に示す配線 基板50は、絶縁性のコア基板51に設けた貫通孔52 に埋込樹脂53を介して複数のチップコンデンサ(電子 部品)54を内蔵している。各チップコンデンサ54 は、図8(B)にも示すように、平面視で一対の長辺から 上下端に突出する複数の電極55,56を該長辺に沿っ て有している。

【0003】また、図8(A), (B)に示すように、コア 基板51における貫通孔52の周囲には、コア基板51 を貫通するスルーホール導体57、58が貫通孔52の 側面に沿って形成されている。該導体57,58は、内 部に充填樹脂59を有する。更に、コア基板51の表面 と裏面とには、図8(A)に示すように、絶縁層60,6 1が形成されると共に、所定パターンを有し且つ各チッ プコンデンサ54の電極55,56と接続する配線層6 2, 63が形成される。加えて、絶縁層60, 61に は、これを貫通し且つ配線層62、63と接続するビア 導体64,65が形成され、その上下端には別の配線層 66.67が形成されると共に、これらの上下に絶縁層 68,69が個別に形成されている。

【0004】そして、前記スルーホール導体57は、配 線基板50における電源回路またはグランド用回路に接 続されており、スルーホール導体58は、信号用回路に 接続されている。ところで、チップコンデンサ54は、

導通する際に、スイッチングノイズを発生させることが ある。このため、スルーホール導体58が接続されてい る信号用回路は、かかるスイッチングノイズの影響を受 けて誤動作を生じる、という問題があった。この誤動作 は、電極55,56に近接するスルーホール導体58に て生じ易い。

【0005】一方、電源回路またはグランド用回路に接 続される前記スルーホール導体57が、貫通孔52から 離れた位置のコア基板51に形成されていると、第1主 面上に搭載する図示しないICチップまでの導通経路が 長くなる。このため、かかるICチップを高速動作させ る際にスイッチングに対する反応が遅れて、ノイズを生 じることにより、ICチップが誤動作を引き起こす、と いう問題があった。この場合、上記導通経路の付近に配 置された信号用回路も上記ノイズの影響を受けることが あった。

#### [0006]

【発明が解決すべき課題】本発明は、以上に説明した従 来の技術における問題点を解決し、コア基板に内蔵した 20 電子部品によって基板内の信号用回路が誤動作しないよ うにした配線基板を提供する、ことを課題とする。

#### [0007]

【課題を解決するための手段】本発明は、上記課題を解 決するため、内蔵する電子部品に近接するスルーホール | 導体を電源用またはグランド(接地)用回路に接続するこ とに着想して成されたものである。即ち、本発明の配線 基板(請求項1)は、表面および裏面を有するコア基板 と、このコア基板の表面と裏面との間を貫通する貫通 孔、あるいは、コア基板の表面または裏面に開口する凹 部と、上記貫通孔または凹部に内蔵される電子部品と、 上記貫通孔または凹部内における電子部品に隣接し且つ 上記コア基板を貫通するスルーホール導体と、を備え、 上記スルーホール導体は電源用回路またはグランド用回 路に接続されている、ことを特徴とする。

【0008】これによれば、電子部品がスイッチングノ イズを発生させた場合でも、かかる電子部品が内蔵され ている上記貫通孔または凹部の周囲に信号用回路に接続 されるスルーホール導体がないため、上記ノイズにより 間近に位置する基板内の信号用回路が誤動作を引き起こ すことを防止できる。また、貫通孔または凹部の周囲に は電源用回路またはグランド用回路に接続するスルーホ ール導体が位置するため、第1主面上に搭載するICチ ップまでの導通経路が短くなる。これにより、基板内部 におけるループインダクタンスが低減し、且つノイズの 発生を低減すると共に、上記ICチップへの高速給電が 可能となる。尚、本明細書において、「隣接する」とは 「間近」、即ち「一番近い」ことを指す。また、上記コア基 板には、単層の絶縁層からなる形態の他、複数の絶縁層 とそれらの間に配置される配線層とからなる多層基板と 電極55,56を介して配線層62,63などとの間で 50 した形態も含まれる。更に、貫通孔または凹部に電子部

品を内蔵することには、後述する埋込樹脂を介して内蔵する形態の他、電子部品の電極のみを介して実装する形態も含まれる。

3

【0009】尚、電子部品には、コンデンサ、インダク タ、抵抗、フィルタなどの受動部品や、ローノイズアン プ(LNA)、トランジスタ、半導体素子、FETなどの 能動部品、あるいはSAWフィルタ、LCフィルタ、ア ンテナスイッチモジュール、カプラ、ダイプレクサなど が含まれる。且つこれらのチップ状のものも含まれると 共に、これらの異種の電子部品同士を同じ貫通孔や凹部 10 内に内蔵しても良い。付言すると、表面および裏面を有 するコア基板と、このコア基板の表面と裏面との間を貫 通する貫通孔、あるいは、コア基板の表面または裏面に 開口する凹部と、上記貫通孔または凹部に埋込樹脂を介 して内蔵される電子部品と、上記貫通孔または凹部内に おける電子部品に隣接し且つ上記コア基板を貫通するス ルーホール導体と、を備え、このスルーホール導体は電 源用回路またはグランド用回路に接続されている、配線 基板も含まれ得る。この場合、前記作用および効果に加 え、電子部品を埋込樹脂によって埋設しつつコア基板に 20 強固に内蔵できるため、電子部品を基板内の配線層と正 確に接続し且つ所要の動作を確実に発揮せしめることが 可能となる。

【0010】また、前記貫通孔または凹部から見て、電 源用回路またはグランド用回路に接続されている前記ス ルーホール導体の外側に位置して前記コア基板を貫通す るスルーホール導体は、信号用回路に接続されている、 配線基板(請求項2)も本発明に含まれる。これによれ ば、仮に電子部品からスイッチングノイズが漏洩して も、信号用回路に接続されるスルーホール導体は、貫通 孔または凹部から見て、電源用回路またはグランド用回 路に接続されるスルーホール導体よりも離れた位置にあ る。このため、上記ノイズは、電源用回路などに接続さ れたスルーホール導体により遮蔽されているため、信号 用回路に接続されるスルーホール導体には確実に影響し なくなる。従って、配線基板内における信号用回路の誤 動作をなくし、正常な動作を安定して行わしめることが できる。尚、上記配線基板で、貫通孔または凹部に隣接 して電源用またはグランド用回路に接続されるスルーホ ール導体の上記貫通孔または凹部から見て外側に、1ま 40 たは複数の電源用またはグランド用回路に接続されるス ルーホール導体を配置し、更にその外側に信号用回路に 接続されるスルーホール導体を配置しても良い。

【0011】付言すると、前記貫通孔または凹部内における電子部品に隣接し且つそれらの側面に沿った複数のスルーホール導体の何れもが、電源用回路またはグランド用回路に接続されている、配線基板とすることも可能である。また、前記電子部品の電極と前記貫通孔または凹部に隣接するスルーホール導体とが、第1電位または第2電位となるように配置されている、配線基板とする

ことも可能である。第1電位と第2電位とは、正・負逆の電荷に帯電され、逆向きに通電されていることを示し、これによる場合、隣接する電極とスルーホール導体との間における相互インダクタンスを増加させ、且つ両者に跨る全体のループインダクタンスを低減することが可能となる。これにより、基板内の電子部品と配線層間の通電や、配線層同士間の通電を安定させ且つ確実に行わしめ得る。

#### [0012]

【発明の実施の形態】以下において、本発明の実施に好適な形態を図面と共に説明する。図1は、本発明の一形態の配線基板1における主要部の断面を示す。配線基板1は、図1に示すように、絶縁性のコア基板2と、その表面3上または裏面4下に形成した配線層14,20,26,15,21,27および絶縁層16,22,28,17,23,29からなるビルドアップ層と、を有する多層基板である。上記配線層14などの厚さは約15 $\mu$ m程度であり、絶縁層16などの厚さは約30 $\mu$ m程度である。コア基板2は、平面視がほぼ正方形で厚さ約0.8 mmのガラス布入りのエポキシ樹脂からなる絶縁層で、その中央部をパンチングすることにより、図1に示すように、平面視がほぼ正方形で一辺が12 mmの貫通孔5が穿孔されている。

【0013】コア基板2の貫通孔5内には、シリカフィ ラなどの無機フィラを含むエポキシ系の埋込樹脂13を 介して、複数のチップコンデンサ(電子部品)10が内蔵 されている。チップコンデンサ10は、両側面において 上下端に突出する電極11,12を対称に複数設けてお り、例えばチタン酸バリウムを主成分とする誘電体層と 内部電極であるNi層とを交互に積層したセラミックス コンデンサである。各チップコンデンサ10は、3.2 mm×1.6mm×0.7mmの寸法を有する。貫通孔5 の周囲には、コア基板2の表面3と裏面4との間を貫通 するスルーホール 7, 7が少なくとも内外 2 重にして穿 孔され、その内部に銅メッキからなるスルーホール導体 8a,8bおよびシリカフィラを含む充填樹脂9がそれ ぞれ形成されている。尚、かかる充填樹脂9に替えて、 多量の金属粉末を含む導電性樹脂、または微量の金属粉 末を含む非導電性樹脂を用いても良い。

10014】図2(A)および(B)に示すように、貫通孔 5に近接する、即ちチップコンデンサ10に間近のスル ーホール導体8aは、配線基板1内の電源用回路または グランド用回路に接続されている。また、図2(A), (B)に示すように、貫通孔5から見て外側に位置するス ルーホール導体8bの全部または一部は、配線基板1内 の信号用回路に接続されている。

【0015】図1に示すように、コア基板2の表面3上には、銅メッキからなる配線層14と、シリカフィラを含むエポキシ樹脂からなる絶縁層16とが形成され、且つスルーホール導体8a,8bの上端にも配線層14が

形成されている。絶縁層16内の所定の位置には、配線層14に接続するフィルドビア導体18が形成され、且つその上端と絶縁層16の上には配線層20が形成される。同様にして、配線層20の上には絶縁層22が形成され、且つフィルドビア導体24が上記ビア導体18の真上にスタックドビア(積み上げビア)として形成されると共に、フィルドビア導体24の上端と絶縁層22の上には配線層26が形成される。

【0016】配線層26の上には、ソルダーレジスト層 (絶縁層)28と、これを貫通し且つ第1主面30よりも高く突出する複数のハンダバンプ(IC接続端子(PbーSn系、Sn-Ag系、Sn-Sb系、Sn-Zn系など))32とが形成される。ハンダバンプ32は、第1主面30上に搭載されるICチップ(半導体素子)34の底面に突設された接続端子36と個別に接続される。尚、接続端子36およびハンダバンプ32の周囲には、これらを埋設するようにICチップ34と第1主面30との間に図示しないアンダーフィル材が充填される。

【0017】図1に示すように、コア基板2の裏面4下 にも、銅メッキからなる配線層15とシリカフィラ入り のエポキシ樹脂からなる絶縁層17とが形成され、且つ スルーホール導体8a,8bの下端にも配線層15が形 成されている。絶縁層17の所定の位置には、配線層1 5に上端が接続するフィルドビア導体19が形成され、 且つその下端と絶縁層17の下には配線層21が形成さ れる。同様にして配線層21の下には絶縁層23および フィルドビア導体25が形成されると共に、当該ビア導 体25の下端と絶縁層23の下には配線層27が形成さ れる。この配線層27の下には、ソルダーレジスト層 (絶縁層) 29 が形成され、第2主面31 側に開口する開 口部33内に露出する上記配線層27内の配線35は、 その表面にNiおよびAuメッキが被覆され、当該配線 基板1自体を搭載する図示しないプリント基板などのマ ザーボードとの接続端子となる。

【0018】尚、配線層14,20,26,15,2 1,27、絶縁層16,22,28,17,23,2 9、および、ビア導体18,24,19,25は、貫通 孔5内に複数のチップコンデンサ10を挿入し、埋込樹 脂13により埋設・固化して、コア基板2の表面3およ び裏面4を研磨して整面した後、公知のビルドアップエ 40 程(セミアディティブ法、フルアディティブ法、サブト ラクティブ法、フィルム状樹脂材料のラミネートによる 絶縁層の形成、フォトリソグラフィ技術、レーザ加工に よるビアホールの穿孔など)により形成される。

【0019】以上のような配線基板1によれば、コア基板2の貫通孔5内に埋込樹脂13を介して内蔵された複数のチップコンデンサ10は、これらに隣接して貫通孔5の周囲に沿って形成され且つ電源用回路またはグランド用回路に接続されたスルーホール導体8aに包囲されている。これにより、チップコンデンサ10からスイチ50

ッングノイズが発生しても、貫通孔5の周囲に位置する スルーホール導体8 a に遮蔽され、これらの外側に位置 する信号用回路に接続されたスルーホール導体8 b に影 響しなくなる。従って、配線基板1内の信号用回路にお いて、誤動作が生じにくくなり、所定の動作を正確に行 わしめることができる。

【0020】同時に、外部からのノイズが貫通孔5に内蔵されたチップコンデンサ10に影響しにくくなり、所要の動作を確実に行わしめることができる。また、電源用回路またはグランド用回路に接続されたスルーホール導体8aが貫通孔5の周囲に沿って形成されているため、ICチップ34までの導通経路が短くなる。これにより、かかる経路におけるループインダクタンスを低減でき、ICチップ34に対し高速給電を行うことも可能となると共に、高速動作時におけるノイズも生じにくくなるため、これによる誤動作も防ぐことができる。

【0021】図3は、異なる形態の配線基板40におけ る主要部の断面を示す。尚、以下においては、前記形態 と同じ部分や要素には共通の符号を用いるものとする。 図3に示すように、配線基板40のコア基板2には、そ の表面3側に開口し且つ平面視がほぼ正方形で一辺が1 2mmの凹部6がルータ加工により形成されている。か かる凹部6には、前記同様のチップコンデンサ10が複 数挿入され、且つ前記同様のエポキシ系の埋込樹脂13 中に埋設されることで、コア基板2に内蔵されている。 各チップコンデンサ10の下端側の電極12は、凹部6 の底面 6 a に形成されたパッド(電子部品接続端子) 4 4 に図示しないハンダを介して接続され、このパッド44 は底面6aからコア基板2の裏面4に貫通するスルーホ ール導体42を介して、裏面4の配線層15と導通して いる。尚、かかるスルーホール導体42の内部にも前記 同様の充填樹脂46、導電性樹脂、または非導電性樹脂 が埋設されている。

【0022】図3に示すように、凹部6の周囲には、コア基板2の表面3と裏面4との間を貫通するスルーホール7,7が少なくとも内外2重にして穿孔され、その内部にスルーホール導体8a,8bおよび充填樹脂9がそれぞれ形成されている。前記同様に、凹部6に近接するスルーホール導体8aは、配線基板40内の電源用回路またはグランド用回路に接続されている。また、前記同様に凹部6から見て外側に位置するスルーホール導体8bの全部または一部は、配線基板40内の信号用回路に接続されている。

【0023】コア基板2の表面3上には、前記同様に配線層14,20,26、フィルドビア導体18,24、および、絶縁層16,22,28が形成されている。配線層26の上には、第1主面30よりも高く突出するハンダバンプ32が形成され、これらは第1主面30上に搭載される1Cチップ34の底面に突設された接続端子36と個別に接続される。尚、ハンダバンプ32と接続

端子36の周囲には、これらを埋設するようにICチップ34と第1主面30との間に、図示しないアンダーフィル材が充填される。

【0024】図3に示すように、コア基板2の裏面4下にも、前記同様に配線層15,21,27、フィルドビア導体19,25、および絶縁層17,23が形成されている。配線層27の下には、ソルダーレジスト層(絶縁層)29が形成され、その第2主面31側に開口した開口部33内に露出する上記配線層27内の配線35は、表面にNiおよびAuメッキが被覆された接続端子10である。コア基板2を挟んだ上下の配線層14,15は、スルーホール導体8a,8bを介して導通されると共に、各チップコンデンサ10の電極11,12、パッド44、およびスルーホール導体42を介しても導通されている。

【0025】以上のような配線基板40においても、コア基板2の凹部6に埋込樹脂13を介して内蔵されたチップコンデンサ10は、これらに隣接して凹部6の周囲に沿って形成され且つ電源用回路またはグランド用回路に接続されたスルーホール導体8aに包囲されている。このため、チップコンデンサ10からスイチッングノイズが発生しても、凹部6の周囲に位置するスルーホール導体8aに遮蔽され、これらの外側に位置する信号用回路に接続されたスルーホール導体8bに影響しなくなる。従って、チップコンデンサ(電子部品)10を内蔵する配線基板40内の信号用回路において、誤動作が生じにくくなり、所定の動作を正確に行わせることができる。

【0026】しかも、外部からのノイズが凹部6に内蔵されたチップコンデンサ10に影響しにくくなり、所要の動作を確実に行わしめることができる。更に、電源用回路またはグランド用回路に接続されたスルーホール導体8aが凹部6の周囲に沿って形成されているため、ICチップ34までの導通経路が短くなることにより、かかる経路におけるループインダクタンスを低減でき、ICチップ34に対し高速給電を行うことも可能となる。このため、高速動作時におけるノイズも生じにくくなるため、これによる誤動作も防止することができる。

【0027】また、本発明には、次のような形態も含まれる。図4に示すように、コア基板2に2つの貫通孔 405,5が隣接して形成されている場合、各貫通孔5の周囲には、電源用回路またはグランド用回路と接続されたスルーホール導体8aが形成され、貫通孔5,5から見て外側の位置には、信号用回路と接続されたスルーホール導体8bを形成することも可能である。この場合、隣接するスルーホール導体8b,8bには、互いに逆向きの電流を通電することにより、両者全体のループインダクタンスを低減することが可能である。付言すると、以上のようなスルーホール導体8a,8bの配置は、コア基板2において複数の凹部6,6が隣接する場合にも適50

用される。

【0028】図5は、更に異なる形態の配線基板40a における主要部の断面を示す。図5に示すように、配線 基板40aのコア基板2には、その裏面4側に開口し且 つ平面視がほぼ正方形の凹部6がルータ加工により形成 されている。かかる凹部6には、前記同様のチップコン デンサ10が複数挿入され、且つ前記同様のエポキシ系 の埋込樹脂13中に埋設されることで、コア基板2に内 蔵されている。各チップコンデンサ10の上端側の電極 11は、凹部6の底面(天井面)6 bに形成されたパッド (電子部品接続端子) 4 4 に図示しないハンダ(Sn-S b 系等)を介して接続され、このパッド44は底面6b からコア基板2の表面3に貫通するスルーホール導体4 2を介して、表面3の配線層14と導通している。尚、 かかるスルーホール導体42の内部にも前記同様の充填 樹脂46、導電性樹脂、または非導電性樹脂が埋設され ている。

【0029】図5に示すように、凹部6の周囲には、前 記同様にスルーホール 7, 7が少なくとも内外 2重にし て穿孔され、その内部にスルーホール導体8a,8bお よび充填樹脂9がそれぞれ形成されている。凹部6に近 接するスルーホール導体8 a は、前記同様に配線基板4 O a 内の電源用回路またはグランド用回路に接続されて いる。また、前記同様に凹部6から見て外側に位置する スルーホール導体8bの全部または一部は、配線基板4 O a 内の信号用回路に接続されている。更に、コア基板 2の表面3上には、前記同様の絶縁層16,22,2 8、配線層14,20,26、およびハンダバンプ28 などが形成され、且つ裏面4下にも、前記同様の絶縁層 17,23,29、配線層15,21,27、および配 線(接続端子)35などが形成されている。以上のような 配線基板40aによっても、前記配線基板40と同様な 作用が成され且つ同様な効果が得られる。

【0030】図6は、更に別なる形態の配線基板40b における主要部の断面を示す。配線基板40bは、図6 に示すように、絶縁性のコア基板Kと、その裏面4b側 に開口し且つ平面視がほぼ正方形の凹部6と、かかる凹 部6に埋込樹脂13を介して内蔵されたチップコンデン サ10と、コア基板Kの表面3a上に形成されたビルド アップ層(配線層20,26や絶縁層16,22など で、それぞれ厚みが $15\sim30\mu$ m程度)と、を備えて いる。コア基板Kは、図6に示すように、ガラスーエポ キシ系樹脂からなり厚みが約200μmの絶縁層2a と、上記と同じ素材からなり厚みが約550μmの絶縁 層 2 b とを、厚みが約 6 0 μ mのプリプレグ(接着層) 4 9を介して厚み方向に積層した多層基板である。プリプ レグ49を挟んだ絶縁層2aの裏面3bおよび絶縁層2 bの表面4aには、所定パターンの配線層47,48が 形成されている。

【0031】図6に示すように、コア基板Kにおける絶

縁層2bに予め穿孔した貫通孔は、プリプレグ49を介して絶縁層2aおよび絶縁層2bが接着された際、コア基板Kの裏面4b側に開口する凹部6となる。図6に示すように、凹部6の周囲におけるコア基板Kの表面3aと裏面4bとの間には、前記同様のスルーホール導体8a,8bが内外2重に貫通すると共に、スルーホール導体8a,8bの中間に配線層47,48が接続されている。

【0032】図6に示すように、コア基板Kにおける絶 縁層2aの表面3aと裏面3bとの間には、前記同様に 10 複数のスルーホール導体42および充填樹脂46が形成 される。各スルーホール導体42の上端には、コア基板 Kの表面3aに形成した配線層14が接続される。ま た、各スルーホール導体42の下端には、凹部6の底面 (天井面) 6 b に位置するパッド(電子部品接続配線) 4 4 が形成され、かかるパッド44は前記同様に図示しない ハンダを介して各チップコンデンサ10における上端の 電極11と接続される。更に、チップコンデンサ10に おける下端の電極12は、埋込樹脂13の整面された表 面で且つコア基板Kの裏面4bに露出し、かかる裏面4 bに形成した配線層15と接続される。尚、コア基板K の表面3a上には、ビルドアップ層(配線層20,26や 絶縁層 16,22などでそれぞれ厚みが  $15\sim30\mu$  m 程度)が前記同様に形成される。

【0033】また、図6に示すように、コア基板Kの裏面4b下には、ソルダーレジスト層(絶縁層)29が形成され、その第2主面31側に開口する開口部33内に露出する上記配線層15内の配線35は、その表面にNiおよびAuメッキが被覆され、当該配線基板1自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。尚、チップコンデンサ10の電極12と接続する配線層15の下側にも開口部33が形成されるため、係る配線層15の露出部分もマザーボードとの接続端子となる。以上のような配線基板40bによれば、前記配線層40の効果に加え、コア基板K自体に配線層47,48が内蔵されるため配線密度が向上すると共に、各チップコンデンサ10とマザーボードとの導通距離を短くでき、かかる導通経路の電気的特性をも安定化させることができる。

【0034】図7は、配線基板40bの変形形態である配線基板40cにおける主要部の断面を示す。配線基板40cは、図7に示すように、前記同様のコア基板Kと、その裏面4b側に開口する凹部6と、かかる凹部6の底面(天井面)6bに形成したパット44に上端側の電極11を接続して実装(内蔵)した複数のチップコンデンサ10と、を備えている。コア基板Kの裏面4bには、凹部6を除いた位置にソルダーレジスト層(絶縁層)29が形成され、その第2主面31側に開口する開口部33内に露出する配線層15内の配線35は前記同様の接続端子となる。凹部6の真下におけるソルダーレジスト層

29には、凹部6に連通する開口部29 a が形成され、 チップコンデンサ10の下端側の電極12が露出してい る。以上のような配線基板40cによれば、配線基板4 0,40bの効果に加え、チップコンデンサ10とマザ ーボードなどとの接続が直に行え、且つ前記埋込樹脂1 3でチップコンデンサ10をモールドする工程を省くな どの製造工数を低減することも可能である。

【0035】本発明は、以上に説明した各形態に限定さ れるものではない。前記電子部品は、コア基板2などの 表面3と裏面4の両側で、その電極11,12とビルド アップ層の配線層14,15などと接続する前記形態の 他、コア基板2の片面、例えば表面3側(ICチップ3 4の搭載側)のみで接続しても良い。また、前記貫通孔 5や凹部6に内蔵する電子部品は、1つのみでも良い。 逆に、多数のコア基板2を含む多数個取りの基板(パネ ル)内における製品単位1個内に、複数の貫通孔5や凹 部6を形成しても良い。更に、複数のチップ状電子部品 を互いの側面間で予め接着したユニットとし、これを前 記貫通孔5または凹部6内に挿入し内蔵することもでき る。また、チップ状電子部品には、前記チップコンデン サ10の他、チップ状にしたインダクタ、抵抗、フィル タなどの受動部品や、トランジスタ、半導体素子、FE T、ローノイズアンプ(LNA)などの能動部品も含まれ ると共に、互いに異種の電子部品同士を、コア基板の同 じ貫通孔または凹部内に併せて内蔵することも可能であ る。

【0036】更に、前記コア基板2や絶縁層2a, 2b の材質は、前記エポキシ樹脂またはガラスーエポキシ樹 脂系の複合材料の他、ビスマレイミド・トリアジン(B T) 樹脂、同様の耐熱性、機械強度、可撓性、加工容易 性などを有するガラス織布や、ガラス織布などのガラス 繊維とエポキシ樹脂、ポリイミド樹脂、またはBT樹脂 等の樹脂との複合材料であるガラス繊維-樹脂系の材料 を用いても良い。あるいは、ポリイミド繊維などの有機 繊維と樹脂との複合材料や、連続気孔を有するPTFE など3次元網目構造のフッ素系樹脂にエポキシ樹脂など の樹脂を含浸させた樹脂-樹脂複合材料などを用いるこ とも可能である。また、前記スルーホール導体8a,8 bや配線層14,15などの材質は、前記Cuの他、A g、Ni、Ni-Auなどにしても良く、あるいは、こ れら金属のメッキ膜を用いず、導電性樹脂を塗布するな どの方法により形成しても良い。

【0037】更に、前記ビア導体18などは、ビアホール内を埋め尽くす形態の前記フィルドビアに限らず、ビアホールの断面形状に倣った円錐形状の形態としても良い。更に、絶縁層16,17などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、BT樹脂、PPE樹脂、あるいは、連続気孔を有するPTFEなど3次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂

を含浸させた樹脂 - 樹脂複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法の他、液状の樹脂をロールコータにより途布する方法を用いることもできる。

#### [0038]

【0039】また、請求項2の配線基板によれば、信号用回路に接続されるスルーホール導体は、貫通孔または凹部から見て、電源用回路またはグランド用回路に接続されるスルーホール導体よりも離れている。このため、電子部品からスイッチングノイズが漏洩しても、かかるノイズは、電源用回路などのスルーホール導体により遮蔽されているため、信号用回路に接続されるスルーホール導体には確実に影響しなくできる。従って、配線基板内における信号用回路の誤動作をなくし、正常な動作を安定して行わしめることができる。

【図面の簡単な説明】

【図1】本発明の一形態の配線基板における主要部を示す断面図。

12

【図2】(A)は図1中のa-a線に沿った視角による断面図、(B)は(A)中の一点鎖線部分Bの拡大図。

【図3】異なる形態の配線基板における主要部を示す断面図。

【図4】更に異なる形態の配線基板における図2(A)と同様な断面図。

【図5】更にまた異なる形態の配線基板における主要部 を示す断面図。

【図6】更に別なる形態の配線基板における主要部を示す断面図。

【図7】図7の配線基板の変形形態の配線基板における主要部を示す断面図。

【図8】(A)は従来の配線基板における主要部を示す断面図、(B)は(A)中のB-B線に沿った視角による断面図。

【符号の簡単な説明】1,40,40a~40c…配線 基板

 20 2, K………コア基板

 3, 3 a……表面

 4, 4 b……裏面


 5……質通孔


 6……凹部

 8 a, 8 b


 1 0……チップコンデンサ(電子部品)

【図1】







【図5】




【図6】




【図7】



【図8】



(B)



## フロントページの続き

 (51) Int. Cl. 7
 識別記号
 F I
 デーマコート (参考)

 H 0 5 K
 1/18
 R

 H 0 1 L
 23/52
 B

F ターム(参考) 5E317 AA24 BB01 BB11 CC31 CC51 CD23 CD27 CD34 GG11 FE31 BC02 BC26 BC34 CC31 CC53 GG11 BB14 CC31 CC53 GG11 BC26 BC34 CC31 CC53 GG11 BB26 BB25 BB75 CC01 CC04 CC06 CD32 EE13 FE346 AA05 AA06 AA12 AA15 AA41 AA43 AA60 BB02 BB03 BB04 BB04 BB07 CC02 CC08 CC31 DD01 DD31 EE31 FF04 FF45 GG17

GG28 GG40 HH01